| 000 |
|
01704nam0 2200325 450 |
| 001 |
|
1000333992 |
| 005 |
|
20260615144342.0 |
| 010 |
__ |
■a978-7-121-49629-5■dCNY69.00 |
| 100 |
__ |
■a20250327d2025 em y0chiy50 ea |
| 101 |
0_ |
■achi |
| 102 |
__ |
■aCN■b110000 |
| 105 |
__ |
■aak a 000yy |
| 106 |
__ |
■ar |
| 200 |
1_ |
■a数字系统设计与Verilog HDL■f王金明编著■Ashu zi xi tong she ji yu Verilo+...... |
| 205 |
__ |
■a第9版 |
| 210 |
__ |
■a北京■c电子工业出版社■d2025.1 |
| 215 |
__ |
■axii, 361页■c图■d26cm |
| 225 |
2_ |
■a普通高等教育EDA技术系列教材■Apu tong gao deng jiao yu EDA ji shu xi li+...... |
| 314 |
__ |
■a王金明, 男, 1972年5月出生, 博士, 现为解放军陆军工程大学副教授、硕士生导师。 |
| 320 |
__ |
■a有书目 (第361页) |
| 410 |
_0 |
■12001■a普通高等教育EDA技术系列教材 |
| 606 |
0_ |
■a数字系统■j教材■x系统设计■x高等学校■Ashu zi xi tong |
| 606 |
0_ |
■aVHDL语言■j教材■x数字电路■x高等学校■AVHDL yu yan |
| 690 |
__ |
■aTP271■v5 |
| 690 |
__ |
■aTP271■v5 |
| 701 |
_0 |
■a王金明,■f1972-■4编著■Awang jin ming |
| 801 |
|
■aCN■bGSXY■c20260615 |
| 905 |
|
■aGSXY■fTP271/W424+2=9■g1883965■g1883966■g1883967 |
(共0票)
评价
